お客様のブラウジング体験を最適化するために、当社はCookieを使っています。あなたはこのサイトを閲覧するときのCookieの使用に同意します。
Cookieとあなたの個人情報の詳細については、当社のプライバシーポリシーをご覧下さい。
同意します
inner_banner_products
製品
LITTLEBEE ®

 

  • 低消費電力不揮発性FPGA
 
  • 最高クラスのパフォーマンスコスト比
  • 省スペース
  • MIPIスタンダードをサポート
  • エンべデッドpSRAM (GW1NR/1NSRのみ)

 

 

55nm LPテクノロジーをベースとしたLittleBee®ファミリーは、インスタントオン、不揮発性、低消費電力、インテンシブI / O、および省スペースなどの特徴を備えたFPGA(最小2.4 x 2.3 mm)を提供します。このファミリーは高性能ブリッジングアプリケーションに最適で、MIPI I3CおよびMIPI D-PHY規格をサポートする業界初のFPGAです。LittleBee®ファミリーは、業界で最初にpSRAMを内蔵した不揮発性FPGAでもあり、これによりボードスペースがさらに削減されます。

 

ユーザー・フラッシュ (GW1N-1)

- 100,000回の書き込み寿命サイクル

- + 85°Cで10年以上のデータ保持

- 選択可能な8/16/32 Bitsデータ入力およびデータ出力

- ページサイズ:256 Bytes

- 3μAのスタンバイ電流

- ページ書き込み時間:8.2ms

 

  • ユーザー・フラッシュ (GW1N-2/4/6/9)

- 最大1,792Kbits

- 10,000 回の書き込み寿命サイクル

 

  • 低消費電力

- 55nmエンベデッドフラッシュ・テクノロジ
- LVバージョン:1.2Vコア電圧をサポート
- UVバージョン:リニアレギュレータユニット内蔵で、2.5V/3.3V供給電源電圧をサポート
- クロックのダイナミックON/OFFをサポート

 

  • 多様なI/Oスタンダードをサポート

- LVCMOS33/25/18/15/12; LVTTL33, SSTL33/25/18 I, SSTL33/25/18 II, SSTL15; HSTL18 I, HSTL18 II, HSTL15 I; PCI, LVDS25, RSDS, LVDS25E, BLVDSE, MLVDSE, LVPECLE, RSDSE

- 入力信号ヒステリシスオプション提供
- 4mA、8mA、16mA、24mA等の駆動能力をサポート
- 出力信号スルーレート・オプション提供
- 出力信号駆動電流オプション提供
- すべてのI/Oに独立したバスホールド(Bus Keeper)、弱いプルアップ/プルダウン抵抗及びオープンドレイン(Open Drain)出力オプション提供
 - ホットソケットをサポート 

 

  • 高性能DSP

- 高性能なデジタル信号処理能力
- 9 x 9、18 x 18、36 x 36bitの乗算器と54bitのアキュムレータをサポート
- 複数の乗算器カスケードをサポート
- レジスタパイプラインとバイパス機能をサポート
- プレ加算運算がフィルタ機能を実現
- バレルシフタをサポート

 

  • 豊富な基本ロジックユニット

- 4入力LUT(LUT4)
- ダブルエッジトリガ
- シフトレジスタ及び分散式メモリをサポート

 

  • 多様なモードのスタティックRAM

- デュアルポート、シングルポート及びセミ・デュアルポートモードをサポート
- バイト書き込みイネーブルをサポート

 

  • 柔軟なPLL+DLLリソース

- クロックの周波数逓倍、分周及び位相調整を実現
- グローバルクロック・ネットワークリソース

 

  • 内蔵されたFlashのプログラミング

- インスタントオン
- セキュリティビット操作をサポート
- AUTO BOOT及びDUAL BOOTプログラミングモードをサポート

 

  • コンフィギュレーションモード

- JTAGコンフィギュレーションモードをサポート
- 最大6つのGowinCONFIGコンフィギュレーションモード:AUTOBOOT、SSPI、MSPI、CPU、SERIAL、DUAL BOOT

GW1NZシリーズのFPGA製品は、超低消費電力、インスタントオン、超低コスト、不揮発性、高セキュリティ、さまざまなパッケージ、および柔軟な使用法を提供します。それらは、通信、インダストリアル管理、コンシューマ(特にモバイルおよびウェアラブル)などにおいて広く使用され得ます。

 

特徴

 

  • 超低消費電力

-55nmエンべデッドフラッシュテクノロジー

-LV: 1.2Vコア電圧をサポート

-ZV: 0.9Vのコア電圧をサポート(電源管理で10uW以下のスタンバイ消費電力)

-電源管理モジュール

-クロックのダイナミックON/OFFをサポート

 

  • 電源管理モジュール

-SPMI: システム電源管理インタフェースハードコア

 

  • ユーザー・フラッシュ

-64K bits

-データ幅: 32

- 10,000回の書き込み寿命サイクル

-+ 85℃で10年以上のデータ保持

-ページ消去をサポート:1ページあたり2048 Bytes

-デュレーション: 最大 25ns

-電流

a) 読み出し: 2.19 mA/25 ns (VCC) & 0.5 mA/25 ns (VCCX) (最大);

b) 書き込み動作/消去: 12/12 mA (最大)

-クイックページ消去/書き込み

-クロック周波数: 40MHz

-書き込み動作時間: ≤16μs

-ページ消去時間: ≤120 ms

 

  • 多様なI/Oスタンダードをサポート

-LVCMOS33/25/18/15/12;LVTTL33, PCI,

-LVDS25E,BLVDSE,MLVDSE,LVPECLE,RSDSE

-入力信号ヒステリシスオプション提供

-4mA、8mA、16mA、24mA等の駆動能力をサポート

-スルーレート・オプション提供

-出力信号駆動電流オプション提供

-独立したバスホールド(Bus Keeper)、弱いプルアップ/プルダウン抵抗及びオープンドレイン(Open Drain)出力オプション提供

-ホットソケット

-I3Cハードコア、SDRモードをサポート

 

  • 豊富な基本ロジックユニット

-4入力LUT(LUT4)

-ダブルエッジトリガ

-シフタレジスタ及び分散式メモリをサポート

-S-SRAMをサポート

 

  • 多様なモードのスタティックRAM

-デュアルポート、シングルポート及びセミ・デュアルポートモードをサポート

-バイト書き込みイネーブルをサポート

 

  • 柔軟なPLLリソース

-クロックの周波数逓倍、分周及び位相調整を実現

-グローバルクロックをサポート

 

  • 内蔵されたFlashのプログラミング

-インスタントオン

-セキュリティビット操作をサポート

-AUTO BOOT及びDUAL BOOTプログラミングモードをサポート

 

  • コンフィギュレーションモード

-JTAGコンフィギュレーションモードをサポート

-最大6つのGowinCONFIGコンフィギュレーションモード: AUTO BOOT, SSPI, MSPI, CPU, SERIAL, DUAL BOOT

 


  

GW1NZファミリー

 

デバイス GW1NZ-1
LUT4 1,152
フリップフロップ(FF) 864

Shadow SRAM S-SRAM (bits)

4K

Block SRAM B-SRAM (bits)

72K
PLLs + DLLs 1 + 0
ユーザーフラッシュ(bits) 64K
VCC 1.2V(LV) / 0.9V(ZV)

 


  

製品のパッケージ及び最大ユーザーI/O情報

 

パッケージ

ピッチ (mm)

サイズ (mm) GW1NZ-1
FN32 0.4 4 x 4 25
CS16 0.4 1.8 x 1.8 11

LittleBee®ファミリーの第1世代製品であるGW1NSRシリーズのFPGA製品は、SIPチップの1つの形態を表しています。GW1NSシリーズとGW1NSRシリーズの主な違いは、GW1NSRシリーズが豊富なPSRAMを統合していることです。GW1NSRシリーズには、GW1NSR-2CおよびGW1NSR-2が含まれています。ARM Cortex-M3ハードコアプロセッサは、GW1NSR-2Cデバイスにエンベッドされています。

 

特徴

  • 低消費電力
    - 55nmエンベデッドフラッシュ・テクノロジー 
    - コア電圧: 1.2V
    - LXとUXをサポー
    - クロックのダイナミックON/OFFをサポート
  • PSRAMシステムをパッケージチップに統合
  • ハードコアプロセッサ

- Cortex-M3 32ビットRISC

- 省スペースのエンベデッドアプリケーション向けに最適化されたARM3v7Mアーキテクチャ

  • 柔軟な制御メカニズムを備えたシンプルな24ビットの書き込み時クリア(clear-on-write)、デクリメント、ゼロ時ラップ(wrap-on-zero)のカウンターを提供するシステムタイマー(SysTick)
    - 高いコード密度を実現するThumb互換のThumb-2-only命令セットプロセッサコア
    - 最大60 MHzの動作
    - ハードウェア分割とシングルサイクル乗算
    - 確定的な割り込み処理を提供する、統合ネスト型ベクタ割り込みコントローラ(NVIC)
    - 8つの優先度レベルを持つ26の割り込み
    - オペレーティングシステムの機能を保護するための特権モードを提供するメモリ保護ユニット(MPU)
    - データをメモリに効率的にパックすることを可能にするアライメントされていないデータアクセス
    - 最大限のメモリ使用率と合理化された周辺機器制御を実現するアトミックビット操作(ビットバンディング)
    - Timer0およびTimer1
    - UART0およびUART1
    - ウォッチドッグ
    - デバッグポート:JTAGおよびTPIU 
  • USB2.0 PHY
    - 480Mbpsデータ速度、USB1.1 1.5/12Mbpsデータ速度と互換性あり
    - プラグ&プレイ
    - ホットソケット
  • ADC
    - 8つのチャネル
    - 12ビットSAR AD変換
    - スルーレート:1MHz
    - ダイナミックレンジ:>81 dB SFDR,>62 db SINAD
    - 線形性能: INL
  • ユーザーフラッシュ
    - 1Mbのストレージスペース
    - 32ビットのデータ幅
  • 多様なI/Oスタンダードをサポート
    - LVCMOS33/25/18/15/12; LVTTL33, SSTL33/25/18 I, SSTL33/25/18 II, SSTL15; HSTL18 I, HSTL18 II, HSTL15 I; PCI, LVDS25, RSDS, LVDS25E, BLVDSE
    - MLVDSE, LVPECLE, RSDSE
    - 入力信号ヒステリシスオプション提供
    - 4mA, 8mA, 16mA, 24mAなどの駆動能力をサポート
    - 出力信号スルーレート・オプション提供
    - 出力信号駆動電流オプション提供 
    - すべてのI/Oに独立したバスホールド(Bus Keeper)、弱いプルアップ/プルダウン抵抗及びオープンドレイン(Open Drain)出力オプション提供
    - ホットスワッピングをサポート
    - BANK0はMIPI入力をサポート
    - BANK2はMIPI出力をサポート
    - BANK0およびBANK2はI3Cをサポート
  • 豊富なスライス
    - 4入力LUT(LUT4)
    - ダブルエッジフリップフロップ
    - シフトレジスタをサポート
  • 複数モードのブロックSRAM
    - デュアルポート、シングルポート、セミ・デュアルポートをサポート
    - バイト書き込みイネーブルをサポート
  • 柔軟なPLL + DLL
    - 周波数調整(乗算および除算)および位相調整
    - グローバルクロックをサポート
  • オンチップフラッシュ・プログラミング
    - インスタントオン
    - セキュリティビット操作をサポート
    - AUTO BOOTおよびDUAL BOOTをサポート
  • コンフィギュレーション
    - JTAGコンフィギュレーション
    - オンチップDUAL BOOTコンフィギュレーションモードをサポート
    - 複数のGowinCONFIGコンフィギュレーションモード:AUTOBOOT, SSPI, MSPI, CPU, SERIAL

 

GW1NSRファミリー

パラメータ GW1NSR-2 GW1NSR-2C
LUT4 1,728 1,728
フリップフロップ (FF) 1,296 1,296
B-SRAM(bits) 72K 72K
B-SRAM(個) 4 4
ユーザーフラッシュ(bits) 1M 1M
PSRAM(bits) 32M 32M
位相ロックループ(PLLs+DLLs) 1 + 2 1 + 2
OSC 1, 精度+/- 5%  1, 精度+/- 5% 
ハードコアプロセッサ - Cortex-M3
USB PHY USB2.0 PHY USB2.0 PHY
ADCチャネル 1 1
I/O Bank総数 4 4
最大ユーザーI/O 38 95
コア電圧 1.2V 1.2V

 

注記:

  • [1]最大8チャンネルADCをサポート。詳細については、表2-2パッケージ情報を参照してください。
  • [2]  JTAGSEL_NおよびJTAGピンを同時にI/Oとして使用することはできません。このテーブルの最大ユーザーI/Oは、ロードされているJTAG(TCK、TDI、TDO、TMS)の4つのピンがI / Oとして使用される場合の最大ユーザーI/O数です。

  

パッケージ情報と最大ユーザーI/O

 

パッケージ

ピッチ(mm)

サイズ(mm) GW1NSR-2 GW1NSR-2C
QN48 0.4 6 x 6 38(7) 38(7)

 

GW1NS のトレーニングビデオ

ここをクリック

 

 


 

 GW1NSファミリー

 

パラメータ GW1NS-2 GW1NS-2C
ロジックユニット(LUT4) 1,728 1,728
レジスタ(FF) 1,296 1,296
B-SRAM(bits) 72K 72K
B-SRAM(個) 4 4
S-SRAM(bits) 4,608 4,608
ユーザーフラッシュ(bits) 1M 1M
位相ロックループ(PLLs+DLLs) 1 + 2 1 + 2
OSC 1、精度 +/- 5% 1、精度 +/- 5%
ハードコアプロセッサ - Cortex-M3
USB PHY USB2.0 PHY USB2.0 PHY
ADC 1 1
I/O Bank総数 4 4
最大ユーザーI/O 95 95
コア電圧 1.2V 1.2V

 


 

パッケージオプションと最大I / O(*詳細は最新のデータシートを参照してください)

 

パッケージ ピッチ(mm) サイズ(mm) GW1NS-2C GW1NS-2
CS36 0.4 2.5 x 2.5 30(6) 30(6) 
QN32 0.5 5 x 5

25(4)

25(4) 
QN32U 0.5 5 x 5 16(2)  16(2)
QN48 0.4 6 x 6 38(7) 38(7)
LQ144 0.5 22 x 22 95(12)  95(12)

 


 

エンべデッド32-bit RISCマイクロプロセッサ

  • Arm Cortex-M3 (60 MHz)
  • 128K ユーザーフラッシュ

 

エンべデッドADC

  • 8つのチャネル
  • 12-bit SARアナログ-デジタル変換
  • スルーレート:1 MHz
  • 最大16 MHzのサンプリングクロック

 

フラッシュコンフィギュレーション

  • 2つのイメージファイルをサポート
  • Dual Bootをサポート
  • オンラインアップグレード可能
  • リモートアップグレードをサポート

 

M3コアとFPGAプログラミングの両方のための統合開発フロー

  • Cortex M3 IDEとGOWIN FPGAプログラミングツールチェーンが1つに統合されています

 

エンべデッド USB2.0 PHY

  • 480 Mbpsのデータ速度
  • Type-Cと互換性があります

 

固定MIPI D-PHY I/O

  • I / Oは、完全準拠のCSI / DSIソリューションのためにGOWINの制御ロジックIPを受け入れるよう固定されています。

 

GW1NSRバージョンには、以下のものが含まれています:

  • 32M-bitsのエンべデッドpSRAMメモリ
  • 8ビット幅、332Mbpsのデータレート(166 MHzクロック)

 

リアルタイムオペレーティングシステムをサポート

  • uCOSIII
  • FreeRTOS

GW1NRエンベデッドpSRAMメモリ製品は、オンボードメモリと高速データレートでより高い効率を可能にします。 これは、低消費電力、小型サイズ、および最も薄いパッケージを考慮して最適化されています。

 

特徴:

  • エンべデッド 64 Mb pSRAM
  •  16-bitのデータをサポート、最大166MHzクロックレート/332Mbpsデータ速度
  • 小型パッケージサイズ
  • 低消費電力
  • Dual Boot FPGA
  • リモートアップグレード可能なビットストリーム

 


 

GW1NRファミリー

 

デバイス GW1NR-4 GW1NR-9
LUT4 4,608 8,640
フリップフロップ (FF) 3,456 6,480
S-SRAM(bits) 0 17,280
B-SRAM(bits) 180K 468K
B-SRAM(個) 10 26
ユーザーフラッシュ(bits) 256K 608K
SDR SDRAM(bits) 64M

64M

エンべデッドpSRAM(bits) 64M

64M (QN88/LQ144)

128M (MQ100)

乗算器(18 x 18 Multiplier)

16 20
位相ロックループ(PLLs+DLLs) 2+2 2+4
I/O Bank総数 4 4
最大ユーザーI/O 70 120
コア電圧(LV) 1.2V 1.2V
コア電圧(UV) 2.5V/3.3V 2.5V/3.3V

 


 



パッケージオプションと最大I / O(*詳細は最新のデータシートを参照してください)

  

パッケージ ピッチ(mm) サイズ(mm) GW1NR-4  GW1NR-9 メモリ
QN88 0.4 10 x 10

70(11)

70(17)

SDR SDRAM/

PSRAM

LQ144 0.5 22 x 22 - 120(20) PSRAM
MG81 0.5 4.5 x 4.5 68(10)  - PSRAM
MG100 0.5 5 x 5 - 87(17) PSRAM

 

GW1Nファミリー

 

デバイス GW1N-1 GW1N-2 GW1N-4 GW1N-6 GW1N-9 GW1N-1S
ロジックユニット(LUT4) 1,152 2,304 4,606 6,912 8,640 1,152
フリップフロップ(FF) 864 1,728 3,456 5,184 6,480 864
 S-SRAM(bits) 0 0 0 13,824 17,280 0
B-SRAM(bits) 72K 180K 180K 468K 468K 72K
B-SRAM(個) 4 10 10 26 26 4
ユーザーフラッシュ(bits) 96K 256K 256K 608K 608K 96K
乗算器(18 x 18 Multiplier) 0 16 16 20 20 0
位相ロックループ(PLLs+DLLs) 1+0 2+2 2+2 2+4 2+4 1+0
I/O Bank総数 4 4 4 4 4 3
最大ユーザー I/O 116 207 207 273 273 25
コア電圧(LV) 1.2V 1.2V 1.2V 1.2V 1.2V 1.2V
コア電圧(UV) - 1.8V/2.5V/3.3V 1.8V/2.5V/3.3V 1.8V/2.5V/3.3V 1.8V/2.5V/3.3V -

 


 

パッケージオプションと最大I / O(*詳細は最新のデータシートを参照してください)

 

パッケージ ピッチ (mm) サイズ (mm2) GW1N-1S GW1N-1 GW1N-2 GW1N-4 GW1N-6 GW1N-9
CS30 0.4 2.4 x 2.3 23 24 - - - -
CM64 0.5 4.1 x 4.1  - - - - 55(16) 55(16)
FN32 0.4 4 x 4  25 - - - - -
CS72 0.4 3.6 x 3.3  - - 57(19) 57(19) - -
QN32 0.5 5 x 5  - 26 24(3) 24(3) - -
QN48 0.4 6 x 6  - 41 40(9) 40(9) 40(12) 40(12)
QN88 0.4 10 x 10  - - 70(11) 70(11) 70(19) 70(19)
LQ100 0.5 16 x 16  - 79 79(13) 79(13) 79(20) 79(20)
LQ144 0.5 22 x 22  - 116 119(22) 119(22) 120(28) 120(28)
LQ176 0.4 22 x 22  - 147(37) 147(37)
EQ144 0.5 22 x 22  - 120(28) 120(28)
EQ176 0.4 22 x 22 147(37) 147(37)
MG160 0.5 8 x 8 - 131(25) 131(25) 131(38) 131(38)
MG196 0.5 8 x 8  - 113(35) 113(35)
PG256 1.0 17 x 17 - 207(32) 207(32) 207(36) 207(36)
PG256M 1.0 17 x 17 - 207(32) 207(32) - -
UG169 0.8 11 x 11 - 129(38) 129(38)
UG256 0.8 14 x 14 207(36) 207(36)
UG332 0.8 17 x 17 - - - 273(43) 273(43)

GW1NSE SecureFPGA製品はSRAM PUF技術ベースの信頼のルート(root of trust)を提供します。各デバイスには、出荷時にデバイスの外部に暴露されることのないユニークなキーペアがあります。この広く適用可能な機能は、さまざまなコンシューマおよびインダストリアルIoT、エッジおよびサーバー管理アプリケーションに使用できます。

 

特徴:

  • SRAM PUF (Physically Unclonable Function, 物理的な複製防止機能) セキュリティ
    • 内部デバイスSRAMの固有の特性に基づいて生成されたルートキーペア
    • パワーアップ時に生成され、デバイスに保存されていないキーペア
  • Intrinsic ID BroadKey-Proセキュリティライブラリ
    • デバイス識別、暗号化、対称鍵および非対称鍵の生成を含む
    • ユーザー関数をコールするためのコード例
  • 工場プロビジョニング
    • SRAM PUFベースのキーペアで初期化されたデバイス
    • 製造過程で秘密鍵が公開されることなし
    • 各デバイスのために生成されたCSRと証明書
  • 一般的なユーザーアプリケーション
    • セキュアブート
    • 鍵と署名の生成
    • 暗号化/復号化 

 

GW1NSE Secure FPGA 

パラメータ

GW1NSE-2C/GW1NSER-2C

GW1NSE-4C/GW1NSER-4C

LUT4

1728

4606

FF

1296

3456

B-SRAM (Kbits)

72K

180K

B-SRAM (#)

4

10

S-SRAM (bits)

4608

0

ユーザーフラッシュ(Kbits)

1024

256

ユーザーRAM (Kbits)

 

256

pSRAM (Mbits, オプション)

32

256

追加フラッシュ (Mbits, オプション)

 

32

18X18 乗算器

  16

PLLs + DLLs

1 + 2

2+2

OSC

1, +/- 5% accuracy

1, +/- 5% accuracy

ハードコア プロセッサ

Cortex-M3

Cortex-M3

USB 2.0 PHY

1

0

ADCチャンネル

8

0

I/Oバンク

4

3

最大ユーザー I/O

95

82

コア電圧

1.2V

1.2V

 

パッケージ

ピッチ(mm)

サイズ(mm)

GW1NSE-2C

GW1NSE-4C

CS36

0.4

2.5 x 2.5

30(6)

-

CS49

0.4

3.0 x 3.0

- 43(6)

QN32

0.5

5 x 5

25(4)

25(4)

QN32U

0.5

5 x 5

16(2)

-

QN48

0.4

6 x 6

38(7)

mBGA64

0.5 4 x 4 

LQ144

0.5

22 x 22

95(12)